# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-294290

(43) Date of publication of application: 04.11.1998

(51)Int.CI.

H01L 21/28 H01L 21/768 H01L 29/78

(21)Application number : 09-101190

(71)Applicant : SONY CORP

(22)Date of filing:

18.04.1997


(72)Inventor: GOCHO TETSUO


### (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

# (57)Abstract:

PROBLEM TO BE SOLVED: To prevent generation of projection and swell in a metallic silicide film by processing a metallic silicide film between a first heat process and a second heat process after formation of a metallic silicide film and thereafter carrying out annealing in atmosphere of nitrogen alone. SOLUTION: A silicon substrate 11 is subjected to isolation formation and a gate oxide film 12 is formed. Then, a polysilicon film 13 is formed and furthermore, tungsten silicide is deposited for forming a metallic silicide film 14. Then, an offset insulation film 15 is formed by a CVD method which becomes a first heat process. The offset insulation film 15 is etched and a will metallic silicide film 1 and a polysilicon film 13 are etched by using the film 15 as a mask, and a gate electrode 17 whereon the offset insulation film 15 is put is formed. Annealing is carried out in atmosphere of nitrogen alone and an insulation film 18 covering the offset insulation film 15 and the gate electrode 17

is formed on the silicon substrate 11 by a second heat process.





# LEGAL STATUS

[Date of request for examination]

26.09.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-294290

(43)公開日 平成10年(1998)11月4日

(51) Int.Cl.6		識別記号	FΙ		
H01L	21/28	301	H01L	21/28	301D
	21/768			21/90	С
	29/78			29/78	301X


# 審査請求 未請求 請求項の数8 OL (全 10 頁)

(21)出願番号	<b>特願平9</b> -101190	(71)出願人 000002185	
(22)出顧日	平成9年(1997)4月18日	東京都品川区北品川6丁目7番35号 (72)発明者 牛膓 哲雄 東京都品川区北品川6丁目7番35号 ソニ	-
		一株式会社内 (74)代理人 弁理士 船橋 國則	

# (54) 【発明の名称】 半導体装置の製造方法

# (57)【要約】

【課題】 タングステンシリサイド膜を備えたポリサイド構造を加工してゲート電極を形成した後に酸化性雰囲気で熱工程を行うと、タングステンシリサイド膜に膨れや突起等を生じて、電極間の耐圧の劣化を引き起こす。 【解決手段】 金属シリサイド膜14を形成した後に第1の熱工程としてオフセット絶縁膜15の形成工程と第2の熱工程として酸素原子を含む雰囲気中で加熱して成膜処理を行うことで絶縁膜18を形成する工程を行う際に、オフセット絶縁膜15の形成工程と絶縁膜18の形成工程との間で、金属シリサイド膜14をエッチングにより加工してゲート電極17を形成した後に、窒素のみの雰囲気中でアニーリングを行うことにより課題の解決を図るという製造方法である。



1

### 【特許請求の範囲】

【請求項1】 金属シリサイド膜を形成した後に第1の 熱工程と第2の熱工程とを行う半導体装置の製造方法に おいて、

前記第1の熱工程と前記第2の熱工程との間で、前記金 属シリサイド膜の加工を行った後に窒素のみの雰囲気中 でアニーリングを行うことを特徴とする半導体装置の製 造方法。

【請求項2】 請求項1記載の半導体装置の製造方法に

前記アニーリングは550℃以上1150℃以下の所定 温度で行うことを特徴とする半導体装置の製造方法。

【請求項3】 請求項1記載の半導体装置の製造方法に おいて、

前記第1の熱工程は、前記金属シリサイド膜上にオフセ ット絶縁膜を形成する工程であることを特徴とする半導 体装置の製造方法。

【請求項4】 請求項2記載の半導体装置の製造方法に おいて、

前記第1の熱工程は、前記金属シリサイド膜上にオフセ 20 ット絶縁膜を形成する工程であることを特徴とする半導 体装置の製造方法。

【請求項5】 請求項1記載の半導体装置の請求項方法 において、

前記第2の熱工程は、酸素原子を含む雰囲気中で加熱し て成膜処理を行う工程であることを特徴とする半導体装 置の製造方法。

【請求項6】 請求項2記載の半導体装置の請求項方法 において、

前記第2の熱工程は、酸素原子を含む雰囲気中で加熱し 30 て成膜処理を行う工程であることを特徴とする半導体装 署の製造方法。

【請求項7】 請求項3記載の半導体装置の請求項方法 において、

前記第2の熱工程は、酸素原子を含む雰囲気中で加熱し て成膜処理を行う工程であることを特徴とする半導体装 置の製造方法。

【請求項8】 請求項4記載の半導体装置の請求項方法

て成膜処理を行う工程であることを特徴とする半導体装 置の製造方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、詳しくは微細化、集積化が進んだメモリ素 子のような半導体装置の製造方法に関する。

[0002]

[従来の技術] 半導体装置のゲート電極にはポリシリコ ン膜上に高融点金属シリサイド膜を形成したとポリサイ 50 D法によって形成する場合にも上記課題が発生する。

ド構造が広く採用されている。この高融点金属シリサイ ド膜は、ゲート電極や配線の低抵抗化のために採用され ているもので、高融点金属シリサイドはシリコン基板と の仕事関数の差から有利であるため、およびポリシリコ ンはシリサイドとゲート絶縁膜との密着性をよくするた めに必要であることから、上記ボリサイド構造が主に用 いられている。

【0003】高融点金属シリサイドとしては、主にタン グステンシリサイドが用いられており、このタングステ 10 ンシリサイド膜はスパッタリングまたはCVDによって 形成される。CVDで形成される膜はスパッタリングで 形成される膜よりも段差被覆性(ステップカバリッジ) に優れかつ抵抗も低いという特徴を有している。

[0004]

【発明が解決しようとする課題】しかしながら、ゲート 電極上にいわゆるオフセット酸化膜を形成して、高集積 化のために自己整合的にコンタクトホールを形成する場 合、図7の(1)および(2)に示すように、ポリシリ コン膜101とタングステンシリサイド膜102とをエ ッチングにより加工してゲート電極103を形成した後 に、酸化性雰囲気で熱処理を施すと、タングステンシリ サイド膜102に膨れ102E [図7の(1)]、突起 102P [図7の(2)] 等が発生する。またゲート電 極を形成した後にカバリッジ性に優れている高温CVD 酸化膜(図示省略)を成膜した場合にも、タングステン シリサイド膜に突起や膨れを生じていた。これらの突 起、膨れ等はコンタクトとゲート電極間の耐圧の劣化を 引き起とすという課題がある。

【0005】タングステンシリサイド膜中では、全ての タングステンとシリコンとが結合しているわけではな く、タングステンシリサイド膜中にはタングステンノジ ュールの核やシリコンノジュールの核が存在する。突起 の発生は、タングステンシリサイド膜中のタングステン ノジュールが酸化雰囲気にさらされてタングステンの酸 化物になるためと考えられる。タングステンの酸化物は 昇華性を有するため、程度のひどいときは膨れが発生す る。特にゲート電極上に高温成膜のオフセット酸化膜が 形成される場合には、オフセット酸化膜を形成した時の 熱によりタングステンシリサイド膜中にタングステンノ 前記第2の熱工程は、酸素原子を含む雰囲気中で加熱し 40 ジュールの形成がより起こりやすくなり、突起や膨れが 発生し易くなる。タングステンシリサイド膜の成膜初期 にシリコンリッチなタングステンシリサイド膜を形成す るととでタングステンシリサイド膜の膨れを抑制する方 法も提案されているが、との方法であっても膨れや突起 の発生を十分に抑制することはできない。

> 【0006】また、メモリセルの微細化を行う上で、窒 化シリコン膜をエッチングストッパとした自己整合コン タクト技術がある。との技術では、オフセット絶縁膜に 窒化シリコンを用いる。窒化シリコンを高温の減圧CV

[0007]

【課題を解決するための手段】本発明は、上記課題を解決するためになされた半導体装置の製造方法である。すなわち、金属シリサイド膜を形成した後に第1の熱工程と第2の熱工程とを行う半導体装置の製造方法であって、第1の熱工程と第2の熱工程との間で、金属シリサイド膜の加工を行った後に窒素のみの雰囲気中でアニーリングを行うという製造方法である。上記アニーリングは550℃以上1150℃以下の所定温度で行う。また、上記第1の熱工程は、例えば金属シリサイド膜上に 10オフセット絶縁膜を形成する工程であり、上記第2の熱工程は、例えば酸素を含む雰囲気中で加熱して成膜処理を行う工程である。

【0008】上記半導体装置の製造方法では、第1の熱工程と第2の熱工程との間で、金属シリサイド膜の加工を行った後に窒素のみの雰囲気中でアニーリングを行うことから、金属シリサイド中の金属ノジュールと余剰シリコンと窒素との3元化合物が形成される。少なくとも金属ノジュールの表面にその金属とシリコンと窒素との化合物が形成されると酸素と結合する金属(金属の未結 20合手)は存在しなくなるので、後の工程で金属シリサイド膜が酸素雰囲気にさらされても金属の酸化物は生成されない。したがって、金属シリサイド膜に突起や膨れが発生しなくなる。

#### [0009]

【発明の実施の形態】本発明の第1実施形態を、オフセ ット絶縁膜を有するゲート電極加工を一例にして、図1 および図2の製造工程図によって説明する。図1,図2 では、工程順を示す()内の数字は通し番号で記す。 【0010】図1の(1)に示すように、シリコン基板 30 11 に、図示はしないが素子分離形成工程を行った後、 ゲート酸化膜12を形成し、次いでCVD法によってポ リシリコン13を形成する。さらにCVD法によってタ ングステンシリサイドを堆積して金属シリサイド膜14 を形成する。次いで第1の熱工程となるCVD法(例え ば成膜温度が720℃)によって、例えば酸化シリコン を堆積してオフセット絶縁膜15を形成する。以下、熱 工程とは加熱を伴う工程をいい、例えばCVD法、蒸着 法、スパッタリング、エピタキシャル成長等による成膜 時に被成膜基板が加熱されることを伴う工程、例えばエ 40 ッチング時に被成膜基板が加熱されることを伴う工程等 のことである。その後、レジスト塗布、リソグラフィー 技術によって、所望とするゲート電極配線形成のための レジストパターン16を形成する。

【0011】以下に、上記各成膜条件の一例を説明する。なお、これから以下に示す成膜条件、エッチング条件等は一例であり、装置、ガス種、各種条件の数値は、適宜変更することが可能である。

【0012】上記ポリシリコン膜を形成するCVD条件 0.4Pa、マイクロ波パワーを900W、RFパワーは、一例として、減圧CVD装置を用い、原料ガスにモ 50 を60W、サセプタ温度を20℃に設定する。次いで第

ノシラン [SiH.:100sccm]、ヘリウム [He:400sccm] および窒素 [N.:200sccm] および窒素 [N.:200sccm] を用いる。上記sccmは標準状態における体積流量 (cm³/分)を表し、以下同様である。また成膜雰囲気の圧力を70Pa、成膜温度を610℃に設定する。

【0013】上記タングステンシリサイド膜を形成するCVD条件は、一例として、核形成ステップでは、減圧CVD装置を用い、原料ガスに六フッ化タングステン〔WF。:1sccm〕およびジクロロシラン〔SiH、C1:300sccm〕を用いる。また成膜雰囲気の圧力を133Pa、成膜温度を595℃に設定する。次の主堆積ステップでは、減圧CVD装置を用い、原料ガスに六フッ化タングステン〔WF。:3.6sccm〕およびジクロロシラン〔SiH、C1:300sccm〕を用いる。また成膜雰囲気の圧力を133Pa、成膜温度を595℃に設定する。

【0014】上記いわゆる高温シリコン酸化膜からなるオフセット絶縁膜を形成するためのCVD条件は、一例として、減圧CVD装置を用い、原料ガスにテトラエトキシシラン〔TEOS:50sccm〕および窒素〔Nz:5sccm〕を用いる。また成膜雰囲気の圧力を80Pa、成膜温度を720℃に設定する。

【0015】次いで上記レジストパターン16をエッチングマスクに用いて、図1の(2)に示すように、オフセット絶縁膜15をエッチングより加工する。なお、図1の(2)では、レジストパターン16の図示は省略した。

【0016】さらに上記レジストバターン16を除去した後、オフセット絶縁膜15をマスクにして金属シリサイド膜14、ポリシリコン膜13をエッチングより加工して、オフセット絶縁膜15を載せたゲート電極17を形成する。

【0017】上記オフセット絶縁膜15を加工するためのエッチング条件は、一例として、枚様式マグネトロン反応性イオンエッチング〔RIE(Reactive Ion Etching)〕装置を用い、エッチングガスにオクタフルオロシクロブタン〔c-C.F.s:8sccm〕、一酸化炭素〔CO:5sccm〕およびアルゴン〔Ar:200sccm〕を用いる。またエッチング雰囲気の圧力を5.3Pa、RFパワーを1.6kW、サセプタ温度を20℃に設定する。

【0018】上記ゲート電極17を形成するためのエッチング条件は、一例として、電子サイクロトロン共鳴 [ECR (Electron Cycrotron Resonance)] エッチング装置を用いる。まず第1ステップでは、エッチングガスに塩素 [Cl<sub>2</sub>:75sccm] および酸素 [O<sub>2</sub>:8sccm]を用いる。またエッチング雰囲気の圧力を0.4Pa、マイクロ波パワーを900W、RFパワーを60W、サセプタ温度を20%に設定する。次いで第

2ステップでは、エッチングガスに臭化水素〔HBr:120sccm〕 および酸素〔 $O_2:4sccm$ 〕を用いる。またエッチング雰囲気の圧力を1.0Pa、マイクロ波パワーを900W、RFパワーを40W、サセプタ温度を20℃に設定する。

【0019】次に、図1の(3)に示すように、窒素のみの雰囲気中でアニーリングを行う。上記アニーリング条件は、窒素〔N₂:100%〕雰囲気とし、一例として、アニーリング温度を800℃、アニーリング時間を10分に設定する。上記アニーリングの最適温度は、金10属シリサイド膜14の種類によって多少は異なるが、例えば550℃以上1150℃以下の範囲における所定の温度に設定する。上記550℃よりも低い温度でアニーリングを行った場合には、窒素のみの雰囲気中でのアニーリング効果が十分に得られない。また1150℃を越える温度では、シリコン基板11が軟化し易くなり、基板精度が得られなくなる。上記タングステンシリサイドの場合には、700℃~850℃程度内の所定温度でアニーリングを行うことが好ましい。

【0020】次いで図1の(4)に示すように、シリコ 20 ン基板11上に上記オフセット絶縁膜15およびゲート 電極17を覆う絶縁膜18として、例えばCVD法により酸化シリコン膜を形成する。この絶縁膜18の形成工程が第2の熱工程になる。上記絶縁膜18を形成するためのCVD条件は、一例として、減圧CVD装置を用い、原料ガスにテトラエトキシシラン〔TEOS:50 sccm〕および窒素〔N₂:5sccm〕を用いる。また成膜雰囲気の圧力を80Pa、成膜温度を720℃に設定する。この絶縁膜18を形成する前に、ソース・ドレイン酸化(図示省略)〔850℃の乾燥酸素雰囲気 30中〕を行ってもよい。ソース・ドレイン酸化を行った場合には、この工程が第2の熱工程になる。

【0021】その後図2の(5)に示すように、配線形成工程を行う。まず上記絶縁膜18を覆う状態に層間絶縁膜19を、CVD法により、酸化シリコン(SiO<sub>2</sub>)膜またはホウ素リンシリケートガラス(BPSG)膜で形成する。次いでレジスト塗布およびリソグラフィー技術によってレジストマスク(図示省略)を形成し、それを用いたエッチング技術によって、上記層間絶縁膜19、絶縁膜18およびゲート絶縁膜12にコンタクトホール20を形成する。その後レジストマスクを除去してから、CVD法によってドープトポリシリコン膜を上記コンタクトホール20の内部を埋め込む状態に形成した後、層間絶縁膜19上のドープトポリシリコン膜をエッチバックにより除去し、コンタクトホール20の内部にドープトポリシリコン膜からなるコンタクトプラグ21を形成する。

【0022】次いで配線材料となるドープトポリシリコが形成される。少なくともタングステンノジュールの表ン膜とタングステンシリサイド膜を、例えばCVD法に面にそのタングステンとシリコンと窒素との化合物が形よって成膜した後、レジスト塗布およびリソグラフィー 50 成されると、酸素と結合するタングステン(タングステ

技術によって配線形成用のレジストマスク(図示省略)を形成する。そしてそれを用いたエッチング技術によって、上記層間絶縁膜19上に、上記コンタクトプラグ21に接続する配線22を形成する。その後、上記レジストマスクを除去する。

【0023】上記層間絶縁膜19を酸化シリコン膜で形成する場合には、上記絶縁膜18と同様の条件により成膜を行えばよい。ただし、成膜時間は変更する。またBPSG膜で形成する場合には、その成膜条件としては、一例として、常圧CVD装置を用い、原料ガスにテトラエトキシシラン〔TEOS:50sccm〕、トリメチルホスフェート〔TMP:15sccm〕、トリメチルボレート〔TMB:15sccm〕およびオゾン〔〇、:1g/分〕を用いる。また成膜温度を520℃に設定する。

【0025】ドープトポリシリコン膜を形成するためののCVD条件としては、一例として、減圧CVD装置を用い、原料ガスにモノシラン〔SiH.:100sccm〕、ホスフィン〔PH,:20sccm〕、ヘリウム〔He:400sccm〕および窒素〔N,:200sccm〕を用いる。また成膜雰囲気の圧力を70Pa、成膜温度を610℃に設定する。

【0026】ドープトポリシリコン膜をエッチバックする条件としては、一例として、ECR(Electron Cycro tron Resonance)プラズマエッチング装置を用いる。エッチングガスにトリクロロフルオロエタン〔C、C1,F,:60sccm〕およびサルファーへキサフルオライド〔SF。:10sccm〕を用いる。またエッチング雰囲気の圧力を1. 3Pa、マイクロ波バワー:8500 W、RF パワーを150 Wに設定する。

【0027】上記第1実施形態の製造方法では、第1の熱工程であるオフセット絶縁膜15の形成工程と第2の熱工程である絶縁膜18の形成工程との間で、タングステンシリサイドからなる金属シリサイド膜14のエッチングより加工を行ってゲート電極17を形成した後に窒素のみの雰囲気中でアニーリングを行うことから、このアニーリングによって金属シリサイド膜14中のタングステンノジュールと余剰シリコンと窒素との3元化合物が形成される。少なくともタングステンノジュールの表面にそのタングステンとシリコンと窒素との化合物が形成されると、酸素と結合するタングステン(タングステ

7

ンの未結合手)は存在しなくなるので、後に酸素雰囲気にさらされる絶縁膜18を形成する工程を行っても、タングステンの酸化物は生成されない。したがって、タングステンシリサイドからなる金属シリサイド膜14に突起や膨れが発生しなくなる。そのため、ゲート電極17間の耐圧の向上が図れる。

[0028] 次に第2実施形態の一例を、図3および図4の製造工程図によって説明する。図3,図4では、工程順を示す()内の数字は通し番号で記し、また、前記図1,図2によって説明した構成部品と同様のものに10は同一符号を付す。

【0029】前記図1の(1)によって説明したのと同様にして、図3の(1)に示すように、シリコン基板11に、図示はしないが素子分離形成工程を行った後、ゲート酸化膜12を形成し、次いでCVD法によってポリシリコン13を形成する。さらにCVD法によってポリシリコン13を形成する。さらにCVD法によってタングステンシリサイドを堆積して金属シリサイド膜14を形成する。次いで第1の熱工程となるCVD法によって、例えば窒化シリコン膜を堆積してオフセット絶縁膜15を形成する。その後、レジスト塗布、リソグラフィ20一技術によって、所望とするゲート電極配線形成のためのレジストパターン16を形成する。

【0030】上記窒化シリコン膜からなるオフセット絶縁膜15を形成するためのCVD条件は、一例として、減圧CVD装置を用い、原料ガスにジクロロシラン〔SiH,Cl,:50sccm〕、アンモニア〔NH,:200sccm〕および窒素〔N,:200sccm〕を用いる。また成膜雰囲気の圧力を70Pa、成膜温度を760℃に設定する。なお、減圧CVD法の代わりにプラズマCVD法によってプラズマ窒化シリコン膜を形 30成することもできるが、その場合には、その後の熱工程でタングステンシリサイド膜に突起、膨れは発生しないものの、プラズマ窒化シリコン膜が、構造変化によるストレスを発生することによって剥がれるという問題を生じる。したがって、上記オフセット絶縁膜15は、減圧CVD法によって窒化シリコン膜を成膜した。

【0031】次いで上記レジストパターン16をエッチングマスクに用いて、前記図1の(2)によって説明したのと同様にして、図3の(2)に示すように、オフセット絶縁膜15をエッチングにより加工する。なお、こ 40の図3の(2)ではレジストパターン16の図示は省略した。さらに上記レジストパターン16を除去した後、オフセット絶縁膜15をマスクにして金属シリサイド膜14およびポリシリコン膜13をエッチングにより加工して、オフセット絶縁膜15を載せたゲート電極17を形成する。

【0032】上記室化シリコン膜からなるオフセット絶縁膜15を加工するためのエッチング条件は、一例として、反応性イオンエッチング装置を用い、エッチングガスにテトラフルオロメタン〔CF.〕 およびアルゴン

[Ar]を用いる。また、上記ゲート電極17を形成するためのエッチング条件は、一例として、第1実施形態で説明した条件と同様である。

【0033】次いで図3の(3)に示すように、窒素のみの雰囲気中でアニーリングを行う。上記アニーリング条件は、前記図1の(3)によって説明したのと同様であり、窒素〔N:100%〕雰囲気とし、一例として、アニーリング温度を800℃、アニーリング時間を10分に設定する。

【0034】その後、ソース・ドレインを形成するシリコン基板11の表面を酸化するソース・ドレイン酸化(図示省略)〔850℃の乾燥酸素雰囲気中〕を行う。とのソース・ドレイン酸化が第2の熱工程になる。次いでシリコン基板11上に上記オフセット絶縁膜15およびゲート電極17を覆う窒化シリコン膜31を、例えばCVD法により形成する。上記窒化シリコン膜31を形成するためのCVD条件は、一例として、減圧CVD装置を用い、原料ガスにジクロロシラン〔SiH、C1、:50sccm〕、アンモニア〔NH、:200sccm〕および窒素〔N、:200sccm〕を用いる。また成膜雰囲気の圧力を70Paに設定し、成膜温度を760℃に設定する。

【0035】次いで上記窒化シリコン膜31をエッチバックして、図3の(4)に示すように、ゲート電極17 およびオフセット絶縁膜15の各側壁に、窒化シリコン膜31からなるサイドウォール32を形成する。上記エッチバック条件としては、例えば、平行平板型プラズマエッチング装置を用い、エッチングガスにテトラフルオロメタン【CF.:100sccm】、アルゴン〔Ar:800sccm〕を用いる。また成膜雰囲気の圧力を133Pa、RFパワーを600Wに設定する。【0036】その後前記図2の(5)によって説明した

のと同様にして、図4の(5)に示すように、配線形成 工程を行う。まず上記半導体基板11上に、上記オフセ ット絶縁膜15およびサイドウォール32を覆う層間絶 縁膜19を、CVD法により、酸化シリコン(Si O, ) 膜またはホウ素リンシリケートガラス (BPS G) 膜で形成する。次いでレジスト塗布およびリソグラ フィー技術によってレジストマスク(図示省略)を形成 し、それを用いたエッチング技術によって、上記層間絶 縁膜19およびゲート絶縁膜12にコンタクトホール2 0を形成する。このとき、窒化シリコンからなるオフセ ット絶縁膜15およびサイドウォール32はエッチング されない。その後レジストマスクを除去してから、CV D法によってドープトポリシリコン膜を上記コンタクト ホール20の内部を埋め込む状態に形成した後、層間絶 縁膜19上のドープトポリシリコン膜をエッチバックに より除去し、コンタクトホール20の内部にドープトボ リシリコン膜からなるコンタクトプラグ21を形成す

50

【0037】次いで配線材料となるドープトポリシリコ ン膜とタングステンシリサイド膜を、例えばCVD法に よって成膜した後、レジスト塗布およびリソグラフィー 技術によって配線形成用のレジストマスク(図示省略) を形成する。そしてそれを用いたエッチング技術によっ て、上記層間絶縁膜19上に、上記コンタクトプラズマ 21に接続する配線22を形成する。その後、上記レジ ストマスクを除去する。

【0038】なお、上記コンタクトホール20を形成す るためのエッチング条件としては、一例として、マグネ 10 トロンプラズマエッチング装置を用いる。エッチングガ スには、窒化シリコン膜をエッチングしないように、オ クタフルオロシクロブタン〔c-C, F。:8scc m]、一酸化酸素 [CO: 60 s c c m] およびアルゴ ン〔Ar:200sccm〕を用いる。またエッチング 雰囲気の圧力を5.3Pa、RFパワーを1.6kW、 サセプタ温度を20℃に設定する。

【0039】上記第2実施形態の製造方法では、第1の 熱工程であるオフセット絶縁膜15の形成工程と第2の ングステンシリサイドからなる金属シリサイド膜14の エッチングにより加工を行ってゲート電極17を形成し た後に窒素のみの雰囲気中でアニーリングを行うことか ら、とのアニーリングによって金属シリサイド膜14中 のタングステンノジュールと余剰シリコンと窒素との3 元化合物が形成される。少なくともタングステンノジュ ールの表面にそのタングステンとシリコンと窒素との化 合物が形成されると、酸素と結合するタングステン(タ ングステンの未結合手)は存在しなくなるので、その後 を行っても、タングステンの酸化物は生成されない。し たがって、タングステンシリサイドからなる金属シリサ イド膜14に突起や膨れが発生しなくなる。そのため、 ゲート電極17間の耐圧の向上が図れる。

【0040】次に第3実施形態として、ゲート電極上の オフセット絶縁膜に窒化シリコンを用い、コンタクトを 開口した後、サイドウォールのカバーによりコンタクト の形成を行う製造方法の一例を、図5および図6の製造 工程図によって説明する。図5,図6では、工程順を示 す()内の数字は通し番号で記し、また、前記図1~40 図4によって説明した構成部品と同様のものには同一符

【0041】前記図1の(1)および図3の(1)によ って説明したのと同様にして、図5の(1)に示すよう に、シリコン基板11に、図示はしないが素子分離形成 工程を行った後、ゲート酸化膜12を形成し、次いでC VD法によってポリシリコン13を形成する。さらにC VD法によってタングステンシリサイドを堆積して金属 シリサイド膜14を形成する。次いで第1の熱工程とな るCVD法によって、例えば窒化シリコン膜を堆積して 50 に示すように、コンタクトホール20の内部にサイドウ

オフセット絶縁膜15を形成する。その後、レジスト塗 布、リソグラフィー技術によって、所望とするゲート電 極配線形成のためのレジストパターン16を形成する。 【0042】次いで上記レジストパターン16をエッチ ングマスクに用いて、前記図3の(2)によって説明し たのと同様にして、図5の(2)に示すように、オフセ ット絶縁膜15をエッチングにより加工する。なお、こ の図5の(2)ではレジストパターン16の図示は省略 した。さらに上記レジストパターン16を除去した後、 オフセット絶縁膜15をマスクにして金属シリサイド膜 14およびポリシリコン膜13をエッチングにより加工 して、オフセット絶縁膜15を載せたゲート電極17を 形成する。

【0043】次いで窒素のみの雰囲気中でアニーリング を行う。上記アニーリング条件は、前記図1の(3)に よって説明したのと同様であり、窒素〔N2:100 %〕雰囲気とし、一例として、アニーリング温度を80 0℃、アニーリング時間を10分に設定する。

【0044】その後前記図2の(5)によって説明した 熱工程であるソース・ドレイン酸化の工程との間で、タ 20 のと同様にして、図5の(3)に示すように、上記半導 体基板 1 1 上に、上記オフセット絶縁膜 1 5 およびゲー ト電極17を覆う層間絶縁膜19を、CVD法により、 酸化シリコン(Si〇、)膜またはホウ素リンシリケー トガラス (BPSG) 膜で形成する。次いでレジスト塗 布およびリソグラフィー技術によってレジストマスク (図示省略)を形成し、それを用いた異方性エッチング 技術によって、上記層間絶縁膜19およびゲート絶縁膜 12にコンタクトホール20を形成する。このとき、窒 化シリコンからなるオフセット絶縁膜15がマスクとな に酸素雰囲気にさらされるソース・ドレイン酸化の工程 30 りゲート電極17はエッチングされない。上記コンタク トホールのエッチングは、窒化シリコン膜のオフセット 絶縁膜15に対して選択比が取れるような条件で行う必 要があり、例えば前記図2の(5)によって説明したの と同様の条件で行う。

> 【0045】その後レジストマスクを除去してから、図 6の(4)に示すように、ステップカバリッジに優れた 膜形成が可能な減圧CVD法によって、サイドウォール 形成膜33を上記コンタクトホール20の内壁および層 間絶縁膜19上に形成する。このサイドウォール形成膜 33は、例えば酸化シリコン膜で形成する。そして上記 サイドウォール形成膜33の成膜工程が第2の熱工程と なる。上記サイドウォール形成膜33を形成するための 成膜条件としては、一例として、減圧CVD装置を用い る。そして原料ガスにテトラエトキシシラン〔TEO S:50sccm] および窒素 [N<sub>2</sub>:5sccm] を 用い、成膜雰囲気の圧力を80Pa、成膜温度を720 ℃に設定する。

> 【0046】次いで層間絶縁膜19上のサイドウォール 形成膜33をエッチバックにより除去し、図6の(5)

ォール形成膜33からなるサイドウォール34を形成する。上記酸化シリコン膜からなるサイドウォール形成膜33をエッチバックする条件としては、一例として、平行平板型プラズマエッチング装置を用い、エッチングガスにテトラフルオロメタン〔CF4:100sccm〕 およびアルゴン〔Ar:800sccm〕を用いる。また成膜雰囲気の圧力を133Pa、RFバワーを600 Wに設定する。

【0047】なお、上記サイドウォール形成膜33は、 たがって、上記アニーリング雰囲酸化シリコン膜の代わりに、例えば減圧CVD法によっ 10 でなければならないことが判る。 て窒化シリコン膜を形成し、上記サイドウォール34を 【0051】上記各実施形態ではその窒化シリコン膜で形成することも可能である。 タングステンシリサイド膜を用い

【0048】その後図6の(6)に示すように、減圧C VD法によってドープトポリシリコン膜を上記コンタクトホール20の内部を埋め込む状態に形成した後、層間 絶縁膜19上のドープトポリシリコン膜をエッチバック により除去し、コンタクトホール20の内部にドープト ポリシリコン膜からなるコンタクトプラグ21を形成する。

【0049】上記第3実施形態の製造方法では、第1の 20 熱工程であるオフセット絶縁膜15の形成工程と第2の 熱工程であるサイドウォール形成膜33の成膜工程との 間で、タングステンシリサイドからなる金属シリサイド 膜14のエッチングにより加工を行ってゲート電極17 を形成した後に窒素のみの雰囲気中でアニーリングを行 うことから、このアニーリングによって金属シリサイド 膜14中のタングステンノジュールと余剰シリコンと窒 素との3元化合物が形成される。少なくともタングステ ンノジュールの表面にそのタングステンとシリコンと窒 素との化合物が形成されると、酸素と結合するタングス 30 テン (タングステンの未結合手) は存在しなくなるの で、その後に酸素雰囲気にさらされるサイドウォール形 成膜33の成膜工程を行っても、タングステンの酸化物 は生成されない。したがって、タングステンシリサイド からなる金属シリサイド膜14に突起や膨れが発生しな くなる。そのため、ゲート電極17間の耐圧の向上が図

【0050】次に比較例として、図示はしないが、シリコン基板上にゲート絶縁膜を形成し、ポリシリコン膜、タングステンシリサイド膜を形成した後、テトラエトキ 40シシラン(TEOS)を原料ガスに用いた減圧CVD法によるオフセット酸化膜を形成し、その後リソグラフィー技術およびエッチング技術によって上記オフセット酸

化膜、タングステンシリサイド膜、ボリシリコン膜をバターニングして、オフセット酸化膜を載せたゲート電極を形成した。次いで酸素を1%含む窒素雰囲気を800℃に加熱し、その雰囲気中で10分間のアニーリングを行った。その結果、タングステンシリサイド膜の側壁には突起や膨れを生じた。このように、1%というわずかな量の酸素でも窒素雰囲気中に含まれていると、タングステンシリサイド膜に突起や膨れが発生してしまう。したがって、上記アニーリング雰囲気は窒素のみの雰囲気

12

【0051】上記各実施形態では、金属シリサイド膜に タングステンシリサイド膜を用いた場合を説明したが、 例えばニッケルシリサイド膜、コバルトシリサイド膜を 用いた場合にも、上記製造方法によれば、従来、金属シ リサイドに発生していた突起、膨れ等を抑制することが 可能である。

#### [0052]

【発明の効果】以上、説明したように本発明によれば、第1の熱工程と第2の熱工程との間で、金属シリサイド膜の加工を行った後に窒素のみの雰囲気中でアニーリングを行うので、金属シリサイド中の金属ノジュールと余剰シリコンと窒素との化合物が形成することができる。そのため、酸素と結合する金属は存在していないので、後の工程で金属シリサイド膜が酸素雰囲気にさらされてもその金属シリサイド中の金属による酸化物は生成されない。したがって、金属シリサイド膜に突起や膨れが発生しなくなるので、加工後における金属シリサイド膜の信頼性の向上が図れる。例えば、金属シリサイド膜間の耐圧の向上が図れる。

### 0 【図面の簡単な説明】

【図1】本発明の第1実施形態の製造工程図である。 【図2】本発明の第1実施形態の製造工程図(続き)で ある

【図3】本発明の第2実施形態の製造工程図である。

【図4】本発明の第2実施形態の製造工程図(続き)である。


【図5】本発明の第3実施形態の製造工程図である。


【図6】本発明の第3実施形態の製造工程図(続き)である。

0 【図7】課題の説明図である。

【符号の説明】

13 金属シリサイド膜






【図2】

(5) 本発明の第1実施形態の製造工程図(続き)


3 2 1 3 2 1 5 3 2 1 9 1 2 1 1 1

[図4]

本発明の第2実施形態の製造工程図(続き)




本発明の第3実施形態の製造工程図




本発明の第3実施形態の製造工程図(続き)

(10)

[図7]





課題の説明図